|
Dettagli:
Termini di pagamento e spedizione:
|
| D/c: | nuovo anno | Circostanza: | Originale di Newand di marca |
|---|---|---|---|
| Stato senza piombo: | RoHS compiacente/senza piombo | Qualità: | NUOVO ED ORIGINALE |
| Applicazione: | Componenti elettriche | ||
| Evidenziare: | 5.5V ZiLOG IC,5.5V ZiLOG IC,Z85C3008PEG |
||
Chip elettronico ZiLOG Z85C3008PEG di IC
| Proprietà del prodotto | Attributi |
| Produttore: | ZiLOG |
| Categoria di prodotto: | Regolatore Interface IC dell'ingresso/uscita |
| Stile dell'installazione: | Attraverso il foro |
| Pacchetto/caso: | PDIP-40 |
| Serie: | Z85C30 |
| Prodotto: | Regolatore di comunicazioni di serie |
| Tipo di interfaccia: | Pubblicazione periodica |
| Tensione di rifornimento di lavoro: | 4,5 V - 5,5 V |
| Temperatura di funzionamento minima: | - 40 C |
| Temperatura di funzionamento massima: | + 100 C |
| Pacchetto: | Metropolitana |
| Marchio di fabbrica: | ZiLOG |
| Alto: | 3,94 millimetri |
| Lunghezza: | 52,58 millimetri |
| Corrente del rifornimento di funzionamento: | 4 mA |
| Tipo di prodotto: | Regolatore Interface IC dell'ingresso/uscita |
| Quantità d'imballaggio della fabbrica | 10 |
| Sottocategoria: | Interfaccia CI |
| larghezza: | 14,22 millimetri |
| Peso specifico: | 6 g |
Caratteristica:
Z85C30: Ottimizzato per i microprocessori non multiplexati del bus
Z80C30: Ottimizzato per i microprocessori multiplexati del bus
Pin compatibile con i modelli di NMOS
Due 0 indipendenti ai canali pieni duplex 4.1Mbps, ciascuno con l'oscillatore piezoelettrico indipendente, generatore di baud rate (BRG) e ciclo con aggancio di fase digitale (DPLL) per il recupero di orologio
Operazione Multiprotocol sotto controllo di programma; programmabile per la codifica di dati di NRZ, di NRZI o di FM
Modo asincrono con 5 - 8 bit e 1, 1 ½ o 2 bit di stop per carattere, il fattore programmabile dell'orologio, la rilevazione di interruzione e la generazione; rilevazione di errori di parità, di eccedenza e di inquadratura
Sincronizzazione interna o esterna di modo di sincronizzazione, di carattere su 1 o 2 caratteri di sincronizzazione e sulla generazione di CRC e sul controllo via CRC-16 o CRC-CCITT prestabilito a 1s o a 0s
Il modo di SDLC/HDLC con controllo di livello di trama completo, l'inserzione zero automatica e la soppressione, trattamento residuo del Io-campo, abortisce la generazione e la rilevazione, la generazione di CRC ed il controllo ed il ciclaggio di SDLC
Funzione di riconoscimento di interruzione di software (NMOS non disponibile)
"loopback" locale e modo automatico di eco
T1 trunk76 digitale di sostegno
Supporto migliorato di DMA (NMOS non disponibile), 10x19-bit stato FIFO e contatore di byte pungente 14
velocità:
Z85C3O: 8.5MHz, 10MHz e 16.384MHz
Z80C3O: 8MHz e 10MHz
Persona di contatto: sales
Telefono: 0755-8324-7000
